Beckhoff EtherCAT IP Core for Xilinx FPGAs v2.04e Uživatelský manuál Strana 86

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 126
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 85
Ethernet Interface
III-74 Slave Controller IP Core for Xilinx FPGAs
9.3.2 RMII example schematic
Refer to chapter 8.4 for more information on special markings (!). Take care of proper PHY address
configuration.
EtherCAT IP Core
Ethernet PHY
RMII_RX_DV
RMII_RX_DATA[1:0]
RMII_RX_ERR
RMII_TX_ENA
RMII_TX_DATA[1:0]
CRS_DV
RXD[1:0]
RX_ER
TX_EN
TXD[1:0]
REF_CLK
nRMII_LINK LINK_STATUS
!
CLK25
DCM/PLL
CLK_IN CLK25
CLK100
CLK100
50 MHz
CLK50
CLK50
MDIO
MCLK
MDIO
MDC
4K7
V
CC I/O
Figure 33: RMII example schematic
Zobrazit stránku 85
1 2 ... 81 82 83 84 85 86 87 88 89 90 91 ... 125 126

Komentáře k této Příručce

Žádné komentáře