Beckhoff EtherCAT IP Core for Xilinx FPGAs v3.00k Uživatelský manuál Strana 137

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 144
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 136
PDI Description
Slave Controller IP Core for Xilinx FPGAs III-125
CLK_PDI_EXT
ARREADY
ADR
ARADR
RVALID
RDATA
DATA
t
Read
ARVALID
t
Clk
Figure 61: AXI Read Access
CLK_PDI_EXT
AWREADY
WREADY
ADR
DATA
AWADR
WDATA
BVALID
t
Write
AWVALID
WVALID
t
Clk
Figure 62: AXI Write Access
Zobrazit stránku 136

Komentáře k této Příručce

Žádné komentáře